アナログ回路でCPU を作ってみた

2024/12/01 第4回 CPUを語る会

14:30 - 15:00

講演者: Yokogoya (X: @electrotelecast)





目次

- □ 自己紹介
- □ なぜアナログでCPUを?
- □ おさらい:CPUの構成要素
- □ CPUの構成要素をアナログにしてみる
 - □ 記憶装置 (メモリ)
 - □ 入出力装置 (I/O)
 - □ 計算装置 (ALU)
 - □ その他構成要素
- □ 作成したAnalog CPU
 - □ 仕様
 - アーキテクチャ
 - □ 命令一覧
 - □動作概要
- ■動作デモ
- □ まとめ・今後の展望

自己紹介

- □ 名前(HN): Yokogoya (よこごや)
 - □ オペアンプの"4558"に由来





- □ 趣味:電子工作、ドライブ、ガーデニング
- □ 職業:会社員 (アナログ回路設計) ←CPUに関係ない
- □ 学生時代の専攻:物性物理 ←CPUにほぼ関係ない
- ⇒ 情報工学素人でもCPUは作れる!!! Analog CPUも難しくないのでみんな作ろう!!!


なぜアナログでCPUを?

- 1. 無理数の取り扱い
 - 例えば以下のPythonで $\sqrt{2}$, $(\sqrt{2})^2$ を計算する場合


- ② デジタルで小数・無理数を表現するには限界がある。
- で アナログでは数値は連続的に表現できるので、 無理数もそのまま表現できる!!!

なぜアナログでCPUを?

2. マイコンを使用したセンシング&自動制御システム



アナログ↔デジタル変換を2回もしており回りくどい。 システムの用途・仕様によっては贅沢すぎる場合も。



○ CPUが直接アナログ信号を扱うことができるので、 アナログ ↔デジタル変換が不要に!システムのリソース最適化が可能!!!

おさらい① そもそもCPUって何だっけ?


□ 定義はいろいろあるかと思いますが... この講演では以下のように定義します!


「外部入力もしくは記憶装置から取り込まれた値を、プログラムによって規定された順序で保持また演算し、結果を外部に出力する装置」 (ヒトマス・ソウイウコトニシテクタ・サイ...)

□ では具体的には何でできているの?


CPUは、以下の構成要素の組み合わせで実現している。


- 1. 記憶装置
 - □ データを受け取り保持し、必要時に他装置にデータを渡す。
- 2. 入出力装置(I/O)
 - □ 外部からデータを入力し、外部へデータを出力する。
- 3. 演算装置(ALU)
 - □ 複数のデータ同士を演算し、演算結果を記憶装置に渡す。
- 4. 命令デコーダ・データセレクタ
 - □ プログラムに書かれた命令を1個ずつ解読し、 各装置の動作を決める
- 5. プログラムメモリ
 - □ プログラムを格納する(特別な)記憶装置。







おさらい² CPUの構成要素









CPUの構成要素をアナログにしてみる① (概説)

- □ ここから本題!!!
- □ 半ば当然のように受け入れられていますが...




- □ そもそも4 bit必要なのはなぜ?
 - □ 信号線の電圧のH(High)/L(Low) → 1/0 に対応させた2進法で表現しているため。
 - 例:H,L,L,H ⇒1001(2)⇒ 9,
 L,H,H,H ⇒0111(2)⇒ 7

CPUの構成要素をアナログにしてみる① (概説)


- □ 4 bitも必要なのは、信号電圧のH/Lのみで区別するため。 ⇒ 信号電圧それ自体をそのまま情報にすれば1本でOK!!
 - Bit 0
 Bit 1
 Bit 2
 Bit 0
 Bit 1
 Bit 2
 Bit 0
 Bit 1
 Bit 2
 Bit 3
 Bit 1
 Bit 2
 Bit 3
- □ 信号電圧を情報として扱うためには、CPUの各構成要素に工夫が必要

CPUの構成要素をアナログにしてみる③ (入出力装置)

- □ 【復習】入出力装置(I/O)
 - □ 外部からデータを入力し、外部へデータを出力する。
- □ 必要な回路
 - □ 出力:電圧をそのまま出力する回路。




□ 入力:電圧を入力する回路。



CPUの構成要素をアナログにしてみる② (記憶装置)

- □【復習】記憶装置
 - □ データを受け取り保持し、必要時に他装置にデータを渡す。
- □ 必要な回路:サンプル & ホールド回路



CPUの構成要素をアナログにしてみる④ (演算装置)

- □ 演算装置(ALU)
 - □ 複数のデータ同士を演算し、演算結果を記憶装置に渡す。
- □ 必要な回路:オペアンプによる演算回路
 - □ 加減乗除、対数、逆対数、絶対値、微積、比較… etc. を比較的簡易な回路で実現できる= Analog CPUの強み!!




Fig:演算回路の一例

CPUの構成要素をアナログにしてみる(5) (その他)

- □ 【復習】命令デコーダ・データセレクタ
 - □ プログラムに書かれた命令を1個ずつ解読し、 各装置の動作を決める
- □ 【復習】プログラムメモリ
 - □ プログラムを格納する(特別な)記憶装置。
- □ これら要素には正確さ(≒精度)が必要。 また、そもそも計算中の計算データから動作を変更するような使い方はあまり想定されない。 よって、アナログにするメリットは薄い。
 - ⇒ 通常のCPU同様、デジタル回路を用いて実現する。

Analog CPUの仕様

- ▶ 以上を踏まえて、以下のような仕様のCPUを作成した。
- レジスタ構成
 - ▶ アナログレジスタA, B, W, IN, OUT の 5個の1-bit アナログレジスタ
 - デジタルレジスタD, E の 2個の8-bit レジスタ。PIC16F18877でエミュレート。
- ALUの仕様
 - A, Bレジスタの電圧から演算した結果をWレジスタに格納する。
 - データ受け渡し: W = A, W = B, A = W, B = W
 - 計算: $W = A + B, A B, A + B \times \frac{N}{32}, A B \times \frac{N}{32}, B \times \frac{N}{32}$
 - 上較: $W = \begin{cases} VDD & (if A > B) \\ 0 & V & (if A < B) \end{cases}$

Analog CPUの仕様

- □ 以上を踏まえて、以下のような仕様のCPUを作成した。
- □ デジアナ混載ブロック
 - □ ADC: 1-bit アナログバスの電圧を読み取ってAD変換し、□ D or E レジスタに格納する。□ PIC16F18877でエミュレートする。
 - □ DAC:D or E レジスタの値、もしくは、リテラル値を DA変換した電圧を A or B or Wレジスタに格納する。
- □ プログラムメモリ・命令体系
 - □ PIC16F18877でエミュレートする。
 - □ プログラムメモリの構成:ノイマン型アーキテクチャ
 - □ メモリの実装:RAM 2kB, EEPROM 256B

Analog CPUのアーキテクチャ






Fig: Analog CPUのアーキテクチャ


■ CPU本体




■ CPU本体



□ 入出力装置・インジケータ



□ 入出力装置・インジケータ



Analog CPUの命令概要

- □ 命令数:78
- □ 命令の分類
 - □ CPU制御系:NOP, RESET, PAUSEなど
 - □ ジャンプ命令:JP, JPZ, JPNZ, JPC, JPNC
 - □ デジタルレジスタ操作・演算:LDD, ADDDなど
 - □ レジスタ-メモリ間転送:LDDRM, LDDMR
 - □ デジタルレジスタ入出力:IND, OUTD
 - □ アナログレジスタ操作・演算:LDA, ADDAなど
 - □ アナログレジスタ入出力:INA, OUTA
- □ 概念実証のため、命令数は必要最低限にした。

Analog CPUの命令一覧


					I				-2.7
		List *****			0×40	[]	LDA	Α	В
code	length		operand1	operand2	0×41	1	LDA	Α	₩
0×00	1	NOP			0×42	1	LDA	В	Α
0×01	1	RESET			0×43	1	LDA	В	W
0×02	i	HALT			0×44	i	LDA	W	Ä
0×03	1	RESETA			0×45	H	LDA	W	B
	4					1	LDDA	12.50	
0×04	1	PAUSE			0×50	2		A	n
0×08	2 2 2 2	JP	n		0×51	1	LDDA	A	D
0×09	2	JPNZ	n		0×52	1	LDDA	Α	E
0x0a	2	JPZ	n		0×53	2	LDDA	В	n
$0 \times 0 b$	2	JPNC	n		0×54	1	LDDA	В	D
0x0c	2	JPC	n		0×55	1	LDDA	В	E
0×10	2 1	LDD	D	Е	0×58	1	LDAD	D	Ā
0×11	ż	LDD		n	0×59	1	LDAD	Ď	B
0×12	1	LDD	D E E D	Ď	0x5a	i	LDAD	Ď	W
		LDD	F		0x5a 0x5b	4	LDAD	- ·	
0×13	2		E	n n		4		E E	A
0×20	1	ADDD		E	0x5c	Į.	LDAD		В
0×21	2	ADDD	D	n	0x5d		LDAD	Ė	₩
0×22	1	ADDD	D E E	D	0×60	1	INA	Α	
0×23	2	ADDD	E	n	0×61	1	INA	В	
0×24	1	SUBD	D	Е	0×62	1	OUTA	₩	
0×25	2	SUBD	D	n	0×63	1	OUTA	I	
0×26	1	SUBD	Ē	Ď	0×64	1	ADDA		
0×27	2	SUBD	D E E	n	0×65	i	SUBA		
0×28	1	LDDRM	Ď	D	0×67	i	CMPA		
0x20 0x29	4	LDDRM		5	0×68	2	ADDA		
	4		E D	E E	0×69	2		n	
0x2a	1	LDDRM	ρ			2	SUBA	n	
0x2b	1	LDDRM	E	D	0x6a	2	DIVA	n	
0x2c	2	LDDRM	D	n	0x6b	2	CMPA	ņ	
0x2d	2	LDDRM	Ē	n	0х6с	1	ADDA	D	
0x2e	1	LDDMR	D	D	0x6d	1	SUBA	D	
0×2f	1	LDDMR	E	E	0x6e	1	DIVA	D	
0×30	1	LDDMR	E D	Ē	0×6f	1	CMPA	D	
0×31	j	LDDMR	Ĕ	D	0×70	1	ADDA		
0×32	2	LDDMR	n	Ď	0×71	1	SUBA	E E	
0x32	2	LDDMR		Ē	0×72	i	DIVA	Ē	
			n D	L	0×73	1	CMPA	Ē	
0×36	1	IND	D		0×73 0×100	4	END	L	
0×37	1	IND	E D			1		2280	
0×38	2	OUTD	Π	n	0×101	1	ORG	n	
0×39	2	OUTD	E	n	0×103		DB	n	

Analog CPUの命令一覧

******* Mnemonic List ******* code length order operand1 operand2 0x00 1 NOP 0x01 1 RESET 0x02 CPU制御系 0x03 2 JP 0x09 2 JPNZ n 0x00 2 JPNZ n 0x00 2 JPNZ n 0x00 2 JPNZ n 0x10 1 LDD D D E 0x11 2 LDD D D n 0x11 2 LDD E D 0x12 1 LDD E D 0x13 2 LDD E D 0x21 2 ATTジタルレジスタ 0x22 1 AA操作・演算命令 0x23 2 ADD E N 0x24 1 SUBD D D E 0x25 2 SUBD D D N 0x26 1 SUBD E D 0x27 2 SUBD E D 0x28 1 LDDRM D E 0x29 1 LDDRM D E 0x29 1 LDDRM E E 0x20 2 LDDRM D E 0x20 2 LDDRM E E 0x21 2 LDDRM E E 0x22 1 LDDRM E E 0x24 1 LDDRM E E 0x25 2 LDDRM E E 0x26 1 LDDRM E E 0x27 2 SUBD D D E 0x28 1 LDDRM E E 0x29 1 LDDRM E E 0x20 2 LDDRM E E 0x21 1 LDDRM E E 0x22 1 LDDRM E E 0x24 1 LDDRM E E 0x25 2 LDDRM E E 0x26 1 LDDRM E E 0x27 2 SUBD D D E 0x27 2 SUBD D D D E 0x27 2 SUBD E D D 0x28 1 LDDRM E E 0x30 1 LDDRM E E 0x30 1 LDDRM E E 0x31 1 LDDRM E E 0x32 2 LDDMR D E 0x33 2 LDDMR D E 0x33 2 LDDMR D E 0x34 1 LDDMR E D E 0x37 1 LDDMR E D 0x38 2 LDDMR D E 0x37 1 LDDMR E D 0x38 2 LDDMR D E 0x39 2 LDTD ABphr 0x39 2 LDTD E D 0x30 1 LDDMR D D 0x30 2 LDTD E D 0x30 1 LDDMR D D 0x30 2 LDTD E D			•		
0×00 1 NOP	****		List ****	400	(/E)
0×01 1 RESET 0×02 CPU制御系 1 RESET 0×03 1 RESET 0×04 1 PAUSE 0×08 2 JP NZ		length	order	operand1	operand2
0x02 CPU制御系		1		4000 Maria (4000 Maria)	
0x03		1			
0x03		CPU制	御系		
0x08 2 JP n n n n n n n n n n n n n n n n n n		1	RESE LA		
0x09 2 JPNZ n n		1			
0×10 1 LDD D D E Ox11 2 LDD D D D D D D D D D D D D D D D D D		2		n	
0×10 1 LDD D D E Ox11 2 LDD D D D D D D D D D D D D D D D D D		2			
0×10 1 LDD D D E Ox11 2 LDD D D D D D D D D D D D D D D D D D		2	ジャンプ命・	令 n	
0×10 1 LDD D D E Ox11 2 LDD D D D D D D D D D D D D D D D D D		2	JPNU	n	
0×11 2 LDD D D D D D D D D D D D D D D D D D		2			
0×13 2 LDD E n 0×20 1 ALDD F n 0×21 2 ALDD F n 0×21 2 ALDD F n 0×22 1 AL操作・演算命令 0×23 2 ADDD E n 0×24 1 SUBD D E n 0×25 2 SUBD D n 0×26 1 SUBD E D 0×27 2 SUBD E n 0×28 1 LDDRM D D 0×29 1 LDDRM E E E 0×20 1 LDDRM D E 0×20 1 LDDRM D E 0×21 LDDRM E E D 0×22 1 LDDRM E E D 0×22 1 LDDRM E E D 0×25 1 LDDRM E E D 0×26 1 LDDRM E D 0×26 1 LDDRM E D 0×27 2 LDDRM E D 0×28 1 LDDRM E D 0×29 1 LDDRM E E D 0×20 1 LDDRM E D 0×20 1 LDDRM E D 0×20 2 LDDRM E D 0×20 2 LDDRM E D 0×20 2 LDDRM E E D 0×21 1 LDDRR E E D 0×22 1 LDDRR E E D 0×31 1 LDDRR E D 0×32 2 LDDRR N E D 0×33 2 LDDRR N E D 0×33 2 LDDRR N E D 0×36 1 IND 0×37 1 IND 0×38 2 OUTD 入出力命令	200000	1		D	
0×13 2 LDD E n 0×20 1 ALDD F n 0×21 2 ALDD F n 0×21 2 ALDD F n 0×22 1 AL操作・演算命令 0×23 2 ADDD E n 0×24 1 SUBD D E n 0×25 2 SUBD D n 0×26 1 SUBD E D 0×27 2 SUBD E n 0×28 1 LDDRM D D 0×29 1 LDDRM E E E 0×20 1 LDDRM D E 0×20 1 LDDRM D E 0×21 LDDRM E E D 0×22 1 LDDRM E E D 0×22 1 LDDRM E E D 0×25 1 LDDRM E E D 0×26 1 LDDRM E D 0×26 1 LDDRM E D 0×27 2 LDDRM E D 0×28 1 LDDRM E D 0×29 1 LDDRM E E D 0×20 1 LDDRM E D 0×20 1 LDDRM E D 0×20 2 LDDRM E D 0×20 2 LDDRM E D 0×20 2 LDDRM E E D 0×21 1 LDDRR E E D 0×22 1 LDDRR E E D 0×31 1 LDDRR E D 0×32 2 LDDRR N E D 0×33 2 LDDRR N E D 0×33 2 LDDRR N E D 0×36 1 IND 0×37 1 IND 0×38 2 OUTD 入出力命令		2		Γ	2000
0x23 2 ADDD E n 0x24 1 SUBD D E 0x25 2 SUBD D n 0x26 1 SUBD E D 0x27 2 SUBD E n 0x28 1 LDDRM D D 0x29 1 LDDRM E E 0x2a 1 LDDRM D E 0x2b 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x2c 1 LDDRM E D 0x2c 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x3c 1 LDDRM E D 0x3c 1 LDDRM E E D 0x3c 1 LDDRM E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E D 0x3c 1 LDDMR E D 0x3c 2 LDDMR D D				E	
0x23 2 ADDD E n 0x24 1 SUBD D E 0x25 2 SUBD D n 0x26 1 SUBD E D 0x27 2 SUBD E n 0x28 1 LDDRM D D 0x29 1 LDDRM E E 0x2a 1 LDDRM D E 0x2b 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x2c 1 LDDRM E D 0x2c 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x3c 1 LDDRM E D 0x3c 1 LDDRM E E D 0x3c 1 LDDRM E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E D 0x3c 1 LDDMR E D 0x3c 2 LDDMR D D		2		E	
0x23 2 ADDD E n 0x24 1 SUBD D E 0x25 2 SUBD D n 0x26 1 SUBD E D 0x27 2 SUBD E n 0x28 1 LDDRM D D 0x29 1 LDDRM E E 0x2a 1 LDDRM D E 0x2b 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x2c 1 LDDRM E D 0x2c 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x3c 1 LDDRM E D 0x3c 1 LDDRM E E D 0x3c 1 LDDRM E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E D 0x3c 1 LDDMR E D 0x3c 2 LDDMR D D		I	学沙女儿	しらなな	
0x23 2 ADDD E n 0x24 1 SUBD D E 0x25 2 SUBD D n 0x26 1 SUBD E D 0x27 2 SUBD E n 0x28 1 LDDRM D D 0x29 1 LDDRM E E 0x2a 1 LDDRM D E 0x2b 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x2c 1 LDDRM E D 0x2c 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x3c 1 LDDRM E D 0x3c 1 LDDRM E E D 0x3c 1 LDDRM E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E E D 0x3c 1 LDDMR E D 0x3c 1 LDDMR E D 0x3c 2 LDDMR D D		2			50000
0×25 2 SUBD D D D D D D D D D D D D D D D D D D		58.1	课作 演	异可宁	
0×25 2 SUBD D D D D D D D D D D D D D D D D D D		2	AUUU	E	
0×26 1 SUBD E D 0×27 2 SUBD E n 0×28 1 LDDRM D D 0×29 1 LDDRM E E 0×2a 1 LDDRM D E 0×2b 1 LDDRM E D 0×2c 2 LDDRY A B D 0×2c 2 LDDRY A B D 0×2c 1 LDDRM E B D 0×3c 1 LDDR E B D 0×3c 2 LDDR E D 0×3c 2 LDR		400000		П	
0x27 2 SUBD E n 0x28 1 LDDRM D D 0x29 1 LDDRM E E 0x2a 1 LDDRM D E 0x2b 1 LDDRM E D 0x2c 2 LDDRM E D 0x2c 2 LDDRM E D 0x2c 1 LDDRM E D 0x2c 1 LDDRM E D 0x2f 1 LDDMR E E 0x30 1 LDDMR D E 0x31 1 LDDMR D E 0x32 2 LDDMR E D 0x32 2 LDDMR N D 0x33 2 LDDMR N D 0x33 2 LDDMR N D 0x36 1 IND 0x37 1 IND 0x38 2 OUTD入出力命令				Γ	82000
0x28 1 LDDRM D D D D D D D D D D D D D D D D D D		1		E F	_
0×29 1 LDDRM E E E E O×2a 1 LDDRM D E D E O×2b 1 LDDRM E D D D D D D D D D D D D D D D D D D		1	OODD	<u> </u>	
0×2a 1 LDDRM D E D D D D D D D D D D D D D D D D D		1		E D	E D
0x2b 1 LDDRM E D D		1		D L	Ė
0x2c 2 LDDM n n n n n n n n n n n n n n n n n n		1	LDDIMII	E	Ď.
0×2d 2 Lレベク・メモリ面 n 0×2e 1 LDDMR転送命令 D 0×2f 1 LDDMR E E E 0×30 1 LDDMR D E 0×31 1 LDDMR E D 0×32 2 LDDMR n D 0×33 2 LDDMR n E 0×36 1 INDジタルレジスタ 0×37 1 INDジタルレジスタ 0×38 2 OUTD入出力命令 n		2	LDDDH	D	
0×2e 1 LDDMR 転送命令 D D 0×2f 1 LDDMR E E E E E D E E D D E E D D E E D D D E E D D D E E D D D D E E D		2	レジスタ	-メモリ間	
0×2f 1 LDDMR E E E E O×30 1 LDDMR D E E O×31 1 LDDMR D D E O×31 1 LDDMR E D D D D×32 2 LDDMR n D D O×33 2 LDDMR n F O×36 1 IND SAME D D D×37 1 IND SAME D D D×38 2 OUTD入出力命令 n		1			2000
0x30 1 LDDMR D E 0x31 1 LDDMR E D 0x32 2 LDDMR n D 0x33 2 LDDMR n F 0x36 1 IND 0x37 1 Iプジタルレジスタ 0x38 2 OUTD入出力命令 n		1	L DDMR	F F	
0x31 1 LDDMR E D 0x32 2 LDDMR n D 0x33 2 LDDMR n F 0x36 1 IND 0x37 1 Iプジタルレジスタ 0x38 2 OUTD入出力命令 n		1	LDDMR	ñ	F
0x32 2 LDDMR n D 0x33 2 LDDMR n F 0x36 1 IND 0x37 1 IVプジタルレジスタ 0x38 2 0UTD入出力命令 n		i	LDDMR		ñ
0x33 2 LDDMR n E 0x36 1 INDジタルレジスタ 0x37 1 INDジタルレジスタ 0x38 2 0UTD 入出力命令 n		2	LDDMR		
0x36 1 IND 0x37 1 Iプジタルレジスタ 0x38 2 0UTD 入出力命令 n		2	LDDIIII	n	
0x37 1 I アンタルレンズタ 0x38 2 0UTD 入出力命令 n		1	IND		
0x38 2 0UTD 入出力命令 n		i	一デジタル	レジスタ	
0x39 2 OUTD E n		2	OUTD入出力	力命令	n
		2	OUTD	E	2000

	_		
0×40 1	LDA	Α	В
0×41 1	アナログ	ブレジスタ	₩
0×42 1			А
0×43 1	LDA 操化	F命令 ₿	₩
0×44 1	LDA	W W	А
0×45 1	LDA	₩	В
0×50 2	LDDA	А	n
0×51 1	LDDA	А	D
0×52 1	LDDA	А	Е
0×53 2	LDDA	В	n
0×54 1	LDDA	В	D
0×55 1	L#6574	混載命令	Е
0×58 1	LUAD	进 机 中 丁	А
0×59 1	LDAD	D	В
0x5a 1	LDAD	D	₩
0x5b 1	LDAD	E	А
0x5c 1	LDAD	E	В
0x5d 1	LDAD	E	₩
0×60 1	INA	A	3,050
0×61 1	アナログレジス	B	
0×62 1	入出力命令	₩	
0×63 1	OUTA	I	
0×64 1	ADDA		
0×65 1	SUBA		
0×67 1	CMPA		
0×68 2	ADDA	n	
0x68 2 0x69 2 0x6a 2	SUBA	n	
0x6a 2	DIVA	n	
0x6b 2	アナログレジス	夕浦 n	
0x6c 1	算命令	D	
0x6d 1	VVDII	D	
0x6e 1	DIVA	D	
0×6f 1	CMPA	D	
0×70 1	ADDA	Ε	
0×71 1	SUBA	Е	
0×72 1	DIVA	Е	
0×73 1	CMPA	E	
0×100 1	END		
0×101 1	疑似命令	n	
0×103 1	DR	n	


- □ LDA A B (Aレジスタの電圧をBレジスタにロード する)を元に動作を説明
- □ 下図のように、 Aレジスタ→ALU→Wレジスタ→Bレジスタ の順に電圧を伝える。



LDA A B

(Aレジスタの電圧をBレジスタにロードする)


 ① Aレジスタを出力許可、Bレジスタを出力禁止にし、 Aレジスタの電圧をALUに送る



LDA A B

(Aレジスタの電圧をBレジスタにロードする)


② ALUを出力許可し、Wレジスタに電圧をロードする。



LDA A B

(Aレジスタの電圧をBレジスタにロードする)


③ Wレジスタを出力許可し、Bレジスタに電圧を ロードする。



LDA A B

(Aレジスタの電圧をBレジスタにロードする)


□ ④ Bレジスタのロードを止め、Wレジスタの出力を止める。



LDA A B

(Aレジスタの電圧をBレジスタにロードする)

□ ⑤ ALU, Aレジスタの出力を止めてから次の命令へ。



動作デモ① フィボナッチ数の計算

▶ INPUTに入力した電圧を1としたときのフィボナッチ数※に 該当する電圧を、OUTPUTに出力する。

例: INPUTの電圧がLEDバー1目盛り分の場合 OUTPUT電圧 = 1, 2, 3, 5, 8... 目盛り分 の電圧を順番に出力していく。


※フィボナッチ数 フィボナッチ数列 $a_{n+2}=a_{n+1}+a_n$, $a_0=a_1=1$ を計算することで得られる数。小さい方から順に、1, 1, 2, 3, 5, 8, 13, 21, 34, ...

動作デモ② 整数値の加減乗除

- □ IND DでDレジスタに格納した整数に、 IND EでEレジスタに格納した整数を加減乗除する。
- □ 具体的には、以下の計算して出力する。
 加算:OUTPUT = (D × INPUT) + (E × INPUT)
 減算:OUTPUT = (D × INPUT) (E × INPUT)
 乗算:OUTPUT = (D × INPUT) × (E × INPUT)
 除算:OUTPUT = (D × INPUT) ÷ (E × INPUT)
- □ INPUT電圧=1としたときの、数値D,Eの計算を アナログ電圧で計算している。


動作デモ③ LEDバーの上昇 (ノコギリ波)

- □ アナログCPUならではのプログラム、その1
- □ 1目盛り分の電圧を繰り返し足すことで OUTPUTの出力電圧を大きくする。
- □ OUTPUTの電圧 > INPUTの電圧 となったら 足し合わせるのを止め、OUTPUTの電圧をリセットする。



動作デモ④ LEDバーの上昇 (サイン波)

- □ アナログCPUならではのプログラム、その2
- □ INPUT電圧を元に、OUTPUTの電圧を サイン波っぽく変化させる。
- OUT = OUT ± IN * N/32 をNを減らしながら計算している。



まとめ

- □ CPUが、①記憶装置、②入出力装置(I/O)、 ③演算装置(ALU)、④命令デコーダ・データセレクタ、 ⑤プログラムメモリ の 5個の構成要素から成立する ことを確認した。
- □ CPUの各構成要素をアナログ回路に置き換えることで、信号線の "電圧そのもの"を情報として処理できるCPUを作成した。
- □ 作成したアナログCPUのアーキテクチャ、命令体系、命令処理 の動作を説明した。
- □ 作成したアナログCPUでいくつかのデモプログラムを実行し、アナログ電圧を用いた演算ができることを確認した。

今後の展望 (やりたい改良)

- □ アーキテクチャの最適化
 - □ INレジスタを削除し、汎用アナログレジスタを増やす。
 - □ ALU前段にデータセレクタを増設し、計算の自由度を 向上させる。
- □ アナログ記憶装置の改良
 - □ アーキテクチャを見直し、データ受け取り・データ出力の速度、および、データ保持時間を向上させる。
- □ ALUの改良
 - □ 加減算・除算の精度を向上させる。
 - □ 比較機能の結果出力を、H/Lのデジタル信号で出力する。 専用フラグビットを増設し、プログラムの処理を簡易化する。

今後の展望 (次世代機構想)

- □ 正負両電圧対応:±10Vぐらいまでは扱いたい。
- □ アナログレジスタ数:8~10個以上は欲しい。
- □ コントロールロジックの脱マイコン化-→ アナログ周りが解決するまではお預けかも。
- □ 高速化:クロック1kHzぐらいは出せるようにしたい。
- □ 高精度化:システムオフセットの除去、ノイズ軽減
- □ ワンボード化:ノイズ対策・高速化のためにも必要
- □ ALUの改良:加減算、乗算、対数、逆対数、絶対値 ぐらいは最低限出来るようにしたい。できれば微積とかも。

補足資料

- □ デモのソースコード
- □回路図

デモ① フィボナッチ数の計算

□ ソースコード

INA A ; Input A Register W = A+BADDA OUTA W ; Output W Register LDA B W ; B = W**PAUSE** ; Pausing until Key Pushed ADDA ; W = A+BOUTA W ; Output W Register LDA A W ; A = W; Pausing until Key Pushed PAUSE JP 0x01 ; Return to 2nd line END

デモ② 整数値の加減乗除

□ ソースコード (加算)

```
RESETA
IND D
                ; Input D: Taget Number
                ; Set Areg as Unit Voltage
INA B
ORG 0x10
                  Setting Areg Voltage to D
ADDA
LDA A W
                ; A=A+B
SUBD D 001
JPNZ 0x10
                ; When finished, A==D
IND E
                ; Input E: Base Number
INA B
                ; Set Areg as Unit Voltage
ORG 0x20
LDD D E
                ; D=E
ORG 0x22
                  Calculating W<-D-E
ADDA
LDA A W
                  A=A-B
SUBD E 001
                ; E=E-1
JPNZ 0x22
LDA A W
                ; Display Result
OUTA W
PAUSE
JP 0x00
```

デモ2 整数値の加減乗除

ソースコード (減算)

RESETA

; Input D: Taget Number ; Set Areg as Unit Voltage IND D INA B

ORG 0x10 Setting Areg Voltage to D ADDA

LDA A W ; A=A+B

SUBD D 001

JPNZ 0x10 ; When finished, A==D

IND E ; Input E: Base Number INA B ; Set Areg as Unit Voltage

ORG 0x20 LDD D E

; D=E

ORG 0x22 ; Calculating W<-D-E SUBA

LDA A W A=A-B SUBD E 001 ; E=E-1 JPNZ 0x22

LDA A W

; Display Result OUTA W **PAUSE**

JP 0x00

デモ② 整数値の加減乗除

□ ソースコード (乗算)

RESETA

IND D ; Input D: Taget Number INA B ; Set Breg as Unit Voltage

ORG 0x10 ; Setting Areg Voltage to D ADDA ;

LDA A W ; A=A+B SUBD D 001

JPNZ 0x10 ; When finished, A==D

IND E : Input E: Base Number

LDA B A ; A=B

ORG 0x20

SUBD E 001 ; E=E-1JPZ 0x30 ; E=0 -> Finish Calculation

ADDA ;

LDA A W ; A=A JP 0x20

ORG 0x30 ; Calculating W<-D-E LDA A W

OUTA W ; Display Result

PAUSE JP 0x00

デモ② 整数値の加減乗除

; A vs B

; A<B: Finish

□ ソースコード (除算)

CMPA

LDAD E W ADDD E Ox7f

JPNC 0x40 ADDD D 001 JP 0x20

RESETA ORG 0x40 ; Calculating W<-D-E ADDD D 001 IND D ; Input D: Taget Number OUTD D 010 INA B ; Set Breg as Unit Voltage ORG 0x48 Setting Areg Voltage to D ADDA ORG 0x10 Setting Areg Voltage to D LDA A W ; A=A+B ADDA SUBD D 001 ; A=A+B LDA A W JPNZ 0x48 When finished, A==D SUBD D 001 OUTA W Output ; When finished, A==D JPNZ 0x10 **PAUSE** ORG 0x20 JP 0x00 IND E ; Input E: Base Number END ORG 0x22 ; Calculate D=D-E SUBA LDA A W A=A-B SUBD E 001 D=D-1 JPNZ 0x22

デモ③ LEDバーの上昇 (ノコギリ波)

リースコード

```
RESETA
LDDA B 025 ; Set Voltage for one scale. ADDA ; W=A+B
OUTA W
LDA A W
                       ; W →> Output
                       ; A=W
INA B ; B=Input (Reference) 
CMPA ; A>B->W=VDD, A<B->W=OV 
LDAD D W ; D <- W 
ADDD D 0x7F ; D = D+VDD/2
JPNC 0x01 ; C flag Not Set? -> JP to 0x01 JP 0x00 ; return to RESET
END
```

デモ④ LEDバーの上昇 (サイン波)

リースコード

RESETA

ORG 0x01

LDD D 016 ; Initialize D=16

ORG 0x10

; Address: 0x10

INA B

ADDA D ; W=A+B*D/32

LDA A W ; A=W

OUTA W ; Output W value.

JPNZ 0x10 ; D>0->0x10, D=0:Next Address

ORG 0x20

LDD D 000 ; Initialize D=0

ORG 0x30 ; Address: 0x30

LDD E 018 ; E=16+2

INA B

SUBA D ; W=A-B*D/32

LDA A W ; A=W


OUTA W ; Output W value

ADDD D 002 ; D=D+2 SUBD E D ; E=E-D


JPNZ 0x30 ; E>0->0x30, E=0:Next Address

JP 0x00 ; return to Add 0x00


補足資料 CPU全体 – 回路図




補足資料 CPU全体 – PCBパターン




補足資料アナログレジスタ – 回路図



補足資料 アナログALU – 回路図




補足資料 DAC – 回路図



Analog CPUの命令一覧 (旧)

Analog CPUの命令一覧(旧)



****	Mnemonic	List **	***	
code	length	order	operand1	<u>ope</u> rand2
0×50	2	LDDA	Α	n
0×51	1	LDDA	A	D
0×52	1	LDDA	A	E
0×53	2	LDDA	В	n
0×54	1	LDDA	В	D
0×55	1	デジア	ナ混載命令	E
0×58	1	LDAD	2 125-424 -1-D1-	Α
0×59	1	LDAD	D	В
0x5a	1	LDAD	D	W
0x5b	1	LDAD	E	Α
0x5c	1	LDAD	E	В
0x5d	1	LDAD	<u> </u>	W
0×60	1	<u>LNA</u>	1 At 1 .25 7 A	
0×61	1		コグレジスタ	
0×62	1	OUT	出力命令₩	
0×63	1	OUTA	I	
0×64	1	ADDA		
0×65	1	SUBA		
0×67	1	CMPA		
0×68	2	ADDA	n	
0×69	2	SUBA	n	
0×6a	2 2 2 2	DIVA	n	
0x6b	2	アナロ	グレジスタ演	
0x6c		ADDA .	算命令 🖁	
0x6d		SUDA	21-40-10	
0x6e	1	DIVA	ñ	
0x6f	1	CMPA	h	
0×70	1	ADDA	Ė	
0×71	1	SUBA	Ė	
0×72	1	DIVA	Ė	
0×73	1	CMPA	E	
0×100 0×101	1	END ORG 勞	E似命令 in	